Algoritmos alternativos para pruebas en tiempo de ejecución de SRAM
Las técnicas de prueba de memoria propuestas en IEC 60730 para el nivel de seguridad Clase C tienen una mayor cobertura de detección de fallas, pero estos algoritmos caen dentro de lo que se puede considerar algoritmos de prueba de producción: toman más tiempo para ejecutarse, detectan tipos de fallas más raros también, pero normalmente destruirá los datos almacenados en la memoria SRAM, ya que operan en toda la SRAM y no en sub bloques.
En general, no toleramos esto muy bien para nuestro diseño integrado.
Por lo tanto, le proponemos que considere los algoritmos híbridos de March adaptados del algoritmo March de prueba de producción: estos algoritmos están disponibles en implementaciones optimizadas de WOM y brindan una elevada cobertura de prueba. Además, estos algoritmos híbridos de March se pueden implementar para que se ejecuten en secciones superpuestas más pequeñas de la memoria SRAM, para evitar borrar todos los datos de la SRAM a la vez, lo que significa que se puede evitar un reinicio del sistema integrado.
El inconveniente de los algoritmos de March es que son más pesados desde el punto de vista computacional que los algoritmos de tablero de ajedrez tradicionales, pero ese es un gasto que puede ser necesario en los sistemas críticos para la seguridad.
Si considera cambiar una prueba de tablero de ajedrez tradicional con una prueba de March, puede encontrar dicha implementación en algunos proveedores de microcontroladores.
Microchip es una de las empresas que ofrece una implementación de rendimiento optimizado de un algoritmo-C March como parte de sus bibliotecas de software de diagnóstico. La implementación de Microchip admite la prueba de toda la memoria SRAM, que normalmente se realiza solo al inicio para obtener la máxima cobertura de prueba, y también la prueba de bloques de memoria más pequeños, destinados a reducir el impacto en tiempo real en la aplicación.
Con este fin, la implementación se puede descargar de forma gratuita desde el sitio web de Microchip como parte de la biblioteca IEC 60730 Clase B. La implementación es para microcontroladores PIC® y AVR®, pero se puede trasladar a otras MCU de Microchip.
Para obtener más información sobre las pruebas IEC 60730 Clase B, visite:
Sobre los autores
Henrik Nyholm: ingeniero de software de seguridad en el grupo de aplicaciones PIC y AVR, responsable del desarrollo de productos y software para sistemas críticos de seguridad que cumplen con las normas ISO 26262 e IEC 60730.
LinkedIn:
Jacob Lunn Lassen: Gerente técnico de desarrollo de negocios para sistemas críticos de seguridad, responsable de la estrategia de mercado y proyectos que apuntan a ISO 26262, IEC 61508 e IEC 60730 con microcontroladores PIC y AVR de Microchip.
LinkedIn: https://www.linkedin.com/in/jacob-lunn-lassen-560b0b3/
 utilizando){kind=link}