Basado en una FPGA RSoC, este sistema conversor A/D y D/A rugerizado dispone del entorno de desarrollo de la misma fabricante para el software.
Pentek anuncia su nuevo modelo 6350 de arquitectura RFSoC Quartz, un sistema de conversión de analógico a digital y viceversa, de ocho canales y factor de forma pequeño con un encapsulado rugerizado.
Este nuevo modelo 6350, idóneo para su uso en entornos profesionales exigentes, está basado en una FPGA RFSoC Xilinx Zynq UltraScale+, y es idóneo para aplicaciones de tipo SIGINT, COMINT, de comunicaciones militares, de contramedidas de guerra electrónica, para transceptores de radar, prueba y medición, SATCOM, LiDAR, y aplicaciones inalámbricas 5G y LTE.
Optimizado para SWaP (size, weight and power), presenta un tamaño de 8,9×14,35×24,3 cm y su peso se encuentra por debajo de los 3,6 kg. Cumple con la especificación IP67 de resistencia al polvo e inmersión en agua.
La construcción interna ‘I-beam’ crea un chasis que es tanto extremadamente rugerizado como eficiente para mover el exceso de temperatura fuera de la caja, con lo que se convierte en idóneo para su despliegue en los entornos más exigentes y muy indicado para la conducción de instalaciones refrigeradas. Para el desarrollo desktop, podemos incorporarle una placa de ventilador.
La arquitectura de este sistema conversor A/D y D/A rugerizado abraza un acercamiento optimizado a los productos FPGA, simplificando el diseño para reducir tanto el coste como el consumo, pero sin dejar de proporcionar todos los recursos de rendimiento de los que son capaces las FPGAs actuales.
Diseños simplificados para su uso
Para desarrollar para el 6350, podemos emplear las herramientas Navigator Design Suite de la misma Pentek para crear e implementar software y propiedad intelectual para el procesamiento de datos y señales.
El procesador RFSoC Xilinx Zynq UltraScale+ integra ocho conversores A/D y D/A de clase de radiofrecuencia, junto a procesadores ARM Cortex-A53 de cuádruple núcleo, y ARM Cortex-R5 de doble núcleo, creando una conversión de datos multicanal y una solución de procesamiento en un único chip.
El frontend acepta entradas IF analógicas o RF en ocho conectores SMA externos con acoplamiento-transformador a ocho conversores A/D 4 GSPS de 12 bits, que entregan muestras DDC tanto reales como complejas.
