El nuevo ADC dual con ratios de muestreo de hasta 6,4 GSPS a 12 bits VPX572 cumple los requisitos de aplicaciones como simulación de radar y smart jamming.
VadaTech anuncia el VPX572, que ofrece un ADC dual con ratios de muestreo de hasta 6,4 GSPS con una resolución de 12 bits (ADC12DJ3200). Los ADC se pueden configurar para operar como quad channel a 3,2 GSPS.
El FPGA XCVU13P tiene una UltraRAM on-chip de 360 Mb, que satisface las necesidades de aplicaciones como simulación de radar y smart jamming.
Este FPGA se interconecta directamente a la E/S trasera a través de SERDES y LVDS, soportando PCIe, SRIO, GbE/10GbE/40GbE o conexiones de backplane Aurora. También hay señales E/S de propósitos generales (para, por ejemplo, trigger) que se rutan al panel frontal, que también contiene ocho ledes de usuario bicolor.
Los ADC en el VPX572 poseen una ratio de muestreo común, que se puede alimentar desde el panel frontal (Direct RF Clock) o desde el PLL a una fuente de reloj de referencia de 10/100 MHz del panel frontal o backplane. Son totalmente coherentes con la selección de reloj de muestra.
La tarjeta ADC dual también incluye funciones de gestión/monitorización usando el software IPMI de VadaTech compatibles con los gestores de plataforma tier 2.
Y un controlador de gestión on-board aporta la capacidad de acceder a los sensores de tarjeta y controlar las actualizaciones de imagen FPGA.
La unidad se encuentra disponible en diversas especificaciones de temperatura, choque y vibración por ANSI/VITA 47, hasta V3 y OS2.
